

FIG. 1






FIG. 2






FIG. 3A






FIG. 3B








FIG. 4














FIG. 6



```
module rr (dataln, state, dataOut) /* synthesis syn_hier =
"flatten,remove" */;
input [19:0]
                       dataln:
input [19:0]
                       state:
output [19:0]
                       dataOut:
            dataOut0, dataOut1, dataOut2, dataOut3, dataOut4,
wire[19:0]
            dataOut5, dataOut6, dataOut7, dataOut8, dataOut9,
            dataOut10, dataOut11, dataOut12, dataOut13, dataOut14,
            dataOut15, dataOut16, dataOut17, dataOut18, dataOut19,
 prio prio0 (.dataln(dataln), .en(state[19]),
            .dataOut(dataOut0));
                                                                 700
 prio prio1 (.dataln({dataln[0], dataln[19:1]}), .en(state[0]),
            .dataOut({dataOut1[0], dataOut1[19:1]}));
 prio prio2 (.dataln({dataln[1:0], dataln[19:2]}), .en(state[1]),
            .dataOut({dataOut2[1:0], dataOut2[19:2]}));
 prio prio3 (.dataln({dataln[2:0], dataln[19:3]}), .en(state[2]),
            .dataOut({dataOut3[2:0], dataOut3[19:3]}));
 prio prio4 (.dataln({dataln[3:0], dataln[19:4]}), .en(state[3]),
            .dataOut({dataOut4[3:0], dataOut4[19:4]}));
 prio prio5 (.dataln({dataln[4:0], dataln[19:5]}), .en(state[4]),
            .dataOut({dataOut5[4:0], dataOut5[19:5]}));
 prio prio6 (.dataln({dataln[5:0], dataln[19:6]}), .en(state[5]),
            .dataOut({dataOut6[5:0], dataOut6[19:6]}));
 prio prio7 (.dataln({dataln[6:0], dataln[19:7]}), .en(state[6]),
            .dataOut({dataOut7[6:0], dataOut7[19:7]}));
 prio prio8 (.dataln({dataln[7:0], dataln[19:8]}), .en(state[7]),
            .dataOut({dataOut8[7:0], dataOut8[19:8]}));
 prio prio9 (.dataln({dataln[8:0], dataln[19:9]}), .en(state[8]),
            .dataOut({dataOut9[8:0], dataOut9[19:9]}));
prio prio10 (.dataln({dataln[9:0], dataln[19:10]}), .en(state[9]),
            .dataOut({dataOut10[9:0], dataOut10[19:10]}));
```

702



```
prio prio 11 (.dataln({dataln[10:0], dataln[19:11]}), .en(state[10]),
                          .dataOut({dataOut11[10:0], dataOut11[19:11]}));
              prio prio 12 (.dataln({dataln[11:0], dataln[19:12]}), .en(state[11]),
                          .dataOut({dataOut12[11:0], dataOut12[19:12]}));
              prio prio 13 (.dataln({dataln[12:0], dataln[19:13]}), .en(state[12]),
                          .dataOut({dataOut13[12:0], dataOut13[19:13]}));
              prio prio 14 (.dataln({dataln[13:0], dataln[19:14]}), .en(state[13]),
                          .dataOut({dataOut14[13:0], dataOut14[19:14]}));
              prio prio 15 (.dataln({dataln[14:0], dataln[19:15]}), .en(state[14]),
702
                          .dataOut({dataOut15[14:0], dataOut15[19:15]}));
              prio prio 16 (.dataln({dataln[15:0], dataln[19:16]}), .en(state[15]),
                          .dataOut({dataOut16[15:0], dataOut16[19:16]}));
              prio prio 17 (.dataln({dataln[16:0], dataln[19:17]}), .en(state[16]),
                          .dataOut({dataOut17[16:0], dataOut17[19:17]}));
              prio prio 18 (.dataln({dataln[17:0], dataln[19:18]}), .en(state[17]),
                          .dataOut({dataOut18[17:0], dataOut18[19:18]}));
              prio prio 19 (.dataln({dataln[18:0], dataln[19]}), .en(state[18]),
                          .dataOut({dataOut19[18:0], dataOut19[19]}));
    703 <del>→</del>
              assign dataOut = ((dataOut0 | dataOut1 | dataOut2 | dataOut3 |
                                (dataOut4 | dataOut5 | dataOut6 | dataOut7 |
                                (dataOut8 | dataOut9 | dataOut10 | dataOut11 |
                                (dataOut12 | dataOut13 | dataOut14 | dataOut15 |
                                (dataOut16 | dataOut17 | dataOut18 | dataOut19));
              endmodule // rr
```

FIG. 7 (Cont.)



```
module prio (dataln, en, dataOut);
input [19:0]
             dataln;
input
              en;
Output[19:0] dataOut;
reg [19:0]
             i_dataOut0;
always @(/* AUTOSENSE* /dataIn) begin
 i_dataOut0 = 20'd0;
 if
                       i_dataOut0 = 20'h00001;
       (dataln[0])
 else if (dataIn[1])
                       i dataOut0 = 20'h00002;
 else if (dataln[2])
                       i_dataOut0 = 20'h00004;
 else if (dataln[3])
                       i_dataOut0 = 20'h00008;
 else if (dataln[4])
                       i_dataOut0 = 20'h00010;
 else if (dataln[5])
                       i_dataOut0 = 20'h00020;
 else if (dataln[6])
                       i_dataOut0 = 20'h00040;
 else if (dataln[7])
                       i dataOut0 = 20'h00080;
 else if (dataln[8])
                       i_dataOut0 = 20'h00100;
 else if (dataln[9])
                       i_dataOut0 = 20'h00200;
                                                        801
 else if (dataIn[10])
                       i_dataOut0 = 20'h00400;
 else if (dataIn[11])
                       i_dataOut0 = 20'h00800;
 else if (dataIn[12])
                       i_dataOut0 = 20'h01000;
 else if (dataln[13])
                       i dataOut0 = 20'h02000;
 else if (dataln[14])
                       i_dataOut0 = 20'h04000;
                       i dataOut0 = 20'h08000;
 else if (dataln[15])
 else if (dataln[16])
                       i_dataOut0 = 20'h10000;
 else if (dataln[17])
                       i_dataOut0 = 20'h20000;
 else if (dataln[18])
                       i_dataOut0 = 20'h40000;
                       i_dataOut0 = 20'h80000;
 else if (dataln[19])
end
assign dataOut = {20(en}} & i_dataOut0;
endmodule // prio
```



(dataIn, en, dataOut); /* synthesis syn_hier = "flatten,remove" */; dataIn; dataOut; module prio input [19:0] input output [19:0]

reg [4:0] i_dataOut0;
reg [4:0] i_dataOut1;
reg [4:0] i_dataOut2;
reg [4:0] i_dataOut3;
wire [9:0] i_dataOut4;

wire muxCt11; wire muxCt12; wire muxCt13; // Calc in parallel assign muxCt11 = |dataln[4:0]; assign muxCt12 = |dataln[14:10]; assign muxCt13 = |dataln[9:5] | muxCt11;

FIG. 9



```
always @(/* AUTOSENSE* /dataIn) begin
 i_dataOut0 = 5'd0;
 if (dataln[0])
                    i dataOut0 = 5'h01;
 else if(dataln[1])
                    i dataOut0 = 5'h02;
                                             901
 else if(dataln[2])
                    i dataOut0 = 5'h04;
 else if(dataln[3])
                    i_dataOut0 = 5'h08;
 else if(dataln[4])
                    i_dataOut0 = 5'h10;
end // always @ (...
always @(/* AUTOSENSE* /dataIn) begin
 i_dataOut1 = 5'd0;
 if (dataln[5])
                    i_dataOut1 = 5'h01;
 else if(dataln[6])
                    i_dataOut1 = 5'h02;
                                             902
 else if(dataln[7])
                    i dataOut1 = 5'h04;
 else if(dataln[8])
                    i dataOut1 = 5'h08;
                    i dataOut1 = 5'h10;
 else if(dataln[9])
end // always @ (...
always @(/* AUTOSENSE* /dataIn) begin
 i_dataOut2 = 5'd0;
 if (dataln[10])
                    i_dataOut2 = 5'h01;
 else if(dataln[11]) i_dataOut2 = 5'h02;
                                             903
 else if(dataln[12]) i_dataOut2 = 5'h04;
 else if(dataln[13]) i_dataOut2 = 5'h08;
 else if(dataln[14]) i_dataOut2 = 5'h10;
end // always @ (...
```

```
JUN 2 8 2004 &
```

```
always @(/* AUTOSENSE* /dataln) begin i_dataOut3 = 5'd0; if (dataln[15]) i_dataOut3 = 5'h01; else if(dataln[16]) i_dataOut3 = 5'h02; else if(dataln[17]) i_dataOut3 = 5'h04; else if(dataln[18]) i_dataOut3 = 5'h08; else if(dataln[19]) i_dataOut3 = 5'h10; end // always @ (...
```

```
assign dataOut = {dataOut5 & {10{en & -muxCt13}}, i_dataOut4 & {10{en & muxCt13}}},
// "Mux" data out
assign i_dataOut4 = {i_dataOut1 & {5{-muxCt11}}, i_dataOut0 & {5{muxCt11}}};
assign i_dataOut5 = {i_dataOut3 & {5{-muxCt12}}, i_dataOut2 & {5{muxCt12}}};
```

endmodule // prio

FIG. 9 (Cont.)